BEST AVAILABLE COPY

01- 4-13;20:02 ;日本技術貿易 I P級研 Searching PAJ

:813 5561 3650 # 19/ 32 1/1 ページ

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-223617

(43)Date of publication of application: 13.08.1992

(51)Int.CI.

H03K 19/0175

H01L 21/82 H01L 27/092

H03K 19/173

(21)Application number: 02-414233

(71)Applicant: RICOH CO LTD

(22)Date of filing:


25,12,1990

(72)Inventor: OTSUKI SATOSHI

(54) INTERFACE FOR SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

(57)Abstract:

PURPOSE: To improve a generality concerned with an input/output interface by deciding the specification of the interface according to an application by a user who uses a semiconductor integrated circuit device. CONSTITUTION: Plural input/output buffer circuits 4 and 6 whose voltage levels are different are provided at the input/output interface. Then, the plural input/ output buffer circuits 4 and 6 are connected in parallel with the input/output signal line of an inside circuit 2 of the semiconductor integrated circuit device. A switching device 8 can be programmed at the user side, and either the input/ output buffer circuit 4 or 6 is selected by enable signals E1 and E2 from the switching device 8, and the input/output buffer circuit is turned in an active state. An input/output signal S1 is transferred between an outside circuit and the selected input/output buffer circuit 4 or 6, and an input/output signal S2 is transferred between the inside circuit 2 and the selected input/output buffer circuit 4 or 6.



X2ITC 107502

http://www1.ipdl.jpo.go.jp/PA1/result/detail/main/wAAAa04714DA404223617P1.htm 01/04/13

01- 4-13;20:02 ;日本技前貿易 IP級研

;813 5561 3650

20/ 32

(19) 日本因特許庁 (JP)

(12) 公 開 特 許 公 報 (A)

(11)特許出願公開番号

特開平4-223617

(43)公開日 平成4年(1992) 8月13日

(51) Int.CL.

晚別起子

厅内拉理番号 F

 $(x_1, x_2, \dots, x_n) \in \mathbb{R}^n \times \mathbb{R}^n$

T F

技術表示值所

H03K 19/0175 H01L 21/82 27/092

8941-5J

H03K 19/00

101 2

7638-4M

HO1L 21/82

P

密立即求 未請求 請求項の数3(全 1 頁) 最終頁に続く

(21)出題番号

(22) 出頭日

特国平2-414233

平成2年(1990)12月25日

(71)出版人 000008747

株式会社リコー

来次部大田区中周达1丁目3份6月

(72) 死明者 大槻 聡

東京都大田区中馬込1丁目3番6号 株式

会社リコー内


(74)代理人 弁理士 野口 繁雄

(54) 【発明の名称】 半導体集積回路装置のインターフェース

(57)【契約】

【日的】 半導体無視回路報度を用いるユーザーが用途 に応じて入出力インターフェースの規格を決定すること ができるようにして、インターフェースに関する汎用性 を高める。

【構成】入出力インターフェースに電圧レベルの風なる 複数のバッファ回路4.5を設け、ユーザー何でスイッ テング製置8にプログラムを施すことにより、いずれか のパッファ回路4又は6を選択できるようにする。



--107---

X2ITC 107503

(2)

符四平4-223617

【特許請求の範囲】

【団求項1】 電圧レベルの異なる複数のパッファ回路 と、いずれかのパッファ回路を選択する選択手段とを備 えた半等体集積回路装置のインターフェース。

【請求項2】 緊動能力を選択できるパッファ回路と、 このパッファ回路の駆動能力を選択する選択手及とを脅 えた半導体無視回路装置のインターフェース。

【閉求項3】 電圧レベル及び駆動能力を選択できるパッファ回路と、このパッファ回路の電圧レベルと駆動能力を選択する選択手段とを備えた半等体来積回路装置の 10 インターフェース。

【発明の評価な説明】

[0001]

【産菜上の利用分野】木発明は汎用の半導体集積回路装 殴や、ゲートアレイ、PLD (プログラマブル・ロジッ ク・デパイス) などの半導体集積回路装置における入出 カインターフェースに関するものである。

[0002]

【従来の技術】一般の半導体集積回路装置では、各チップごとにその入出カインターフェースの規格がTTLレ のベル、CMOSレベル、ECL100Kレベル又は独自の規格というように、唯一の規格が選択されて設定されている。また、ゲートアレイの場合はゲートアレイを設計する政策においてその入川カインターフェースの選択がなされる。

[0003]

【発明が解決しようとする既語】汎用の半導体無額回路 装置にしても、ゲートアレイにしても、完成してユーザ 一の手元に届いた段階ではそのインターフェースの規格 は唯一のものに配定されており、ユーザー自身が使用時 に現格を選択することはできない。本発明は、半導体集 独回路震量を用いるユーザーが用途に応じて入出カイン ターフェースの規格を決定することができるようにし て、インターフェースに関する汎用性を商めることを目 的とするものである。

[0004]

11059

【無知を解決するための手段】本売明では、入出カインターフェースに電圧レベルの異なる複数のバッファ回路を設け、ユーザー何でいずれかのバッファ回路を選択できるようにする。本発明ではまた、入出カインターフェースに駆動配力を選択できるパッファ回路を設け、このパッファ回路の区動能力を選択できるようにする。本発明ではさらに、入出カインターフェースに駆動組力と電圧レベルをともに選択できるパッファ回路を設け、このパッファ回路の区動能力と電圧レベルを選択できるようにする。

[0005]

【実施例】四1は一実施例を報略的に表わしたものである。 半導体集積回路装置の入出力信号線に複数の入出力 パッファ回路4,6が並列に接続されている。 2は半導 50 体教徒回路並置の内部回路である。8はユーザー側でプログラム可能なスイッチング装置であり、例えばPROM、EPROMもしはEEPROMなどのプロセス技術により、又は複技的なスイッチ状置などにより構成されている。E1、E2はそれぞれイネーブル何号であり、イネーブル位号E1、E2によりスイッチング設置8から入出力パッファ回路4又は6が選択されて活性状況となる。

【0006】外部回路と選択された入出力パッファ回路4又は6の間で入出力付号S1が浸受され、内部回路2と選択された入出力パッファ回路4又は6の間で入出力信号S2が授受される。入出力パッファ回路4と6はそれぞれ信号レベルの規格が互いに異なるパッファ回路である。

【0007】図2及び図3は図1の突結例を入力インターフェースと出力インターフェースにそれぞれ適用した例を改わしている。図2において、入力パッファ回路4 & はイネーブル信号がハイレベルのときに活性状態となるTT Lレベルの出力信号をもつパッファ回路、入力パッファ回路6 & はイネーブル信号がローレベルのときに活性状態となるCMOSレベルの出力信号をもつパッファ回路6 & はスイッチング装置の一何としてのスイブル行号ラインは抵抗尺を介して電道端子Vccに接続されている。10以外部回路に接続される入力パッド、12は内部回路に接続される入力パッドである。

【0008】図2の入力インターフェースの動作を説明する。スイッチ回路8aが図のようにオフの状態にプログラムされると、イネーブル付号がハイレベルとなって入力パッファ回路4aが活性状態、入力パッファ回路6aが不活性状態となって、入力パッド10から12へはTTLレベルの入力パッファ回路4aを介して借号が入力される。一方、スイッチ回路8aがオンの状態にプログラムされると、イネーブル信号がローレベルとなって入力パッファ回路6aが活性状態、入力パッファ回路6aを介して信号が入りされる。

20 【0009】図3においては、図2と同じインターフェースが出力インターフェースとして利用され、内部回路に接続される出力パッド14と外部回路に接続される出力パッド16の間にこの出力インターフェースが接続されている。図3のインターフェースの構成及び動作は図2のものと同じである。

【0010】このように、図2叉は図3のインターフェースにより入力信号レベル又は出力信号レベルをユーザー何においてTTLレベルかCMOSレベルかに切り換えるようにプログラムすることができる。

【0011】図4は出カインターフェースの他の失施例

--108---

(3)

特開平4-223617

3 を表わす。図4で内部回路に接続される出力バッド14 と外部回路に接続される出力バッド 16の間に常に活性 状態の出力パッファ回路22が接続されている。出力パ ッファ回路22と並列に他の出力パッファ回路20が技 統され、 出力パッファ回路20はプログラム可能なスイ ッチ回路8 a のオン又はオフによりイネーブル信号を介 して制御されて活性状態又は不活性状態になるように選 択される。

【0012】図4の出力インターフェースの動作につい て説明する。このインターフェースが設けられている半 10 性が向上する。 等件条款回路装置の出力付号に大きな区動的力が必要と される場合には、スイッチ回路8mをオンになるように プログラムを施して出力パッファ回路20を活性状態に する。これにより出力パッファ回路20と22がともに 活性状態となって2個のパッファ回路が並列技統された 出力パッファ回路として作用し、大きな駆動組力が発揮 される。一方、大きな駆動能力が必要でない場合には、 スイッチ回路8 8がオフになるようにプログラムを施す と、バッファ回路20が不活性状態となり、出力バッフ ア回路22だけが作用する。このときは全分な消費電流 20 を減らすことができる。

【0013】図2又は図3において、パッファ回路4 a,6a又は4b,6bが出力信号の電圧レベルと区動 能力がともに異なるように設定されているとすると、ス イッチ回路8aのプログラムにより信号レベルの選択と 駆動能力の選択とをともに個えたインターフェースとす ることができる.

[0014]

【発明の効果】本発明では電圧レベルもしくは駆動能 カ、又はそれらの両方をユーザー例においてプログラム 可能に選択でさるようにしたので、同一種類の半導体集 **検回路装置であっても多様なインターフェース特性を発** 斑することができるようになり、このインターフェース を備えた半導件集積回路装置の利用範囲が広がり、汎用

【図面の簡単な説明】

【図1】一実施例を概略的に示すプロック図である。

【図2】入力インターフェースの一実施例を示す回路図

【図 3】出力インターフェースの一実施例を示す回路図 である.

【図4】 出力インターフェースの他の実施例を示す回路 図である。

【符号の説明】


2 内部回路4, 6 入出カバッファ回路

4a, 6a 入力パッファ回路 4b, 6b, 20, 22 出力パッファ回路


8 スイッチング装置

8a スイッチ回路


[図1]



[图2]



[田3]



BEST AVAILABLE COPY

01- 4-13;20:02 ;日本技術貿易 I P編研


;813 5561 3650

23/ 32

(4)

特別平4-223617

[図4]



フロントページの統合

(51) Int. Cl. ?

HOSK 19/173

識別記号 101 **庁内登理番号**

7827-5 J 7342-4M

H01L 27/08

技術表示管所

321 J

-110-

X2ITC 107506